深耕EMC实践，严谨对标国际标准，构建中文电磁兼容与国际认证开放知识库 —— 让技术沉淀，让分享增值！
PCB布局布线
| 核心定义 | 印刷电路板(PCB)上元器件的摆放与电气互连设计 |
|---|---|
| 核心目标 | 保证电气性能、信号完整性、EMC及可制造性 |
| 设计流程 | 原理图设计 → 布局(Layout) → 布线(Routing) → DRC检查 |
| 常用工具 | Altium Designer, Cadence, 嘉立创EDA, Eagle |
PCB布局布线（PCB Layout and Routing）是电子硬件设计中承上启下的核心环节。它并非简单的“把元器件摆好、用导线连通”，而是融合了电路原理、电磁场理论、热力学、机械结构及制造工艺的系统工程。优秀的布局布线设计能够最大程度地提高电路的稳定性与可靠性，减少电磁干扰（EMI），并确保产品能够顺利量产。
核心布局原则（Placement）
布局是布线的前提与基础，合理的布局能极大降低后续布线的难度并提升电路性能。
- 功能分区与隔离：
按电路功能将PCB划分为不同的区域，如模拟区、数字区、电源管理区、射频区和接口区等。模拟电路与数字电路必须严格物理隔离，中间可预留隔离带，防止数字信号的高频噪声干扰敏感的模拟信号。
- 遵循信号流向：
元器件的摆放应顺应主信号的流向（通常为“输入→处理→输出”），避免信号线在板上交叉折返，以保证信号路径最短、最顺畅。
- 关键与发热元件优先：
- 接口与连接器：有固定机械位置的接口（如USB、电源插座）需优先贴近板边定位。
- 发热器件：功率晶体管、DC-DC电源芯片等高发热元件应靠近板边或预留散热铜皮，并远离晶振、传感器等热敏元件。
- 高频器件：晶振等高频干扰源应尽量靠近对应的MCU引脚，且下方禁止走线，外壳需良好接地。
- 电源去耦布局：
电源滤波电容和去耦电容必须紧靠芯片的电源引脚放置。遵循“大电容离得远，小电容离得近”的原则，以最小化电源回路面积，确保滤波效果。
核心布线规则（Routing）
布线是电气性能落地的关键执行步骤，需遵循“短、直、顺、避干扰”的原则。
- 线宽与电流匹配：
线宽必须根据流经的电流大小来计算，防止线路发热烧毁。在常规1oz（35μm）铜厚下，1mm线宽大约能通过1A电流。一般原则是：地线宽度 > 电源线宽度 > 信号线宽度。
- 走线形态与拐角：
- 拒绝直角：严禁使用90度直角或锐角走线，这会导致阻抗突变并产生信号反射。应使用135度钝角或圆弧拐角。
- 减少过孔：每个过孔都会引入寄生电容和电感，影响信号质量。高速信号线应尽量减少换层和过孔的使用。
- 避免平行走线：
长距离的平行走线容易产生串扰（Crosstalk）。如果无法避免，应在两条信号线之间增加地线进行隔离，或采用垂直交叉的方式。
- 差分信号布线：
对于USB、HDMI、以太网等差分信号线，必须严格保持等长、等宽、等间距。两根差分线的长度差通常要求控制在5mm以内，以消除信号时序偏差（Skew）。
信号完整性与EMC设计
在高速和高频电路设计中，信号完整性（SI）和电磁兼容性（EMC）是布局布线的重中之重。
- 完整的参考平面：
高速信号线下方必须有完整、连续的地平面或电源平面作为参考，严禁跨越分割区域（即“跨岛”布线），否则会导致回流路径断裂，产生严重的电磁辐射。
- 包地与屏蔽：
对时钟线、复位线等极其敏感的关键信号，可采用“包地”处理，即在信号线两侧或周围铺设接地铜皮，并每隔一定距离（如5mm）打过孔接地，形成屏蔽罩。
- 接口滤波与防护：
在板卡的I/O接口处（如电源入口、通信接口），应紧邻连接器放置TVS二极管、共模电感或π型滤波电路，以滤除外部进入的浪涌和噪声，同时抑制板内噪声向外辐射。
接地设计与层叠结构
- 接地策略：
多层板通常采用完整的地平面来降低接地阻抗。在混合信号系统中，模拟地和数字地通常需要分开布局，最后在单点（如ADC芯片下方）通过“桥接”铜箔或0欧姆电阻连接，避免地弹噪声干扰。
- 层叠结构（Stack-up）：
合理的叠层能显著提升性能。例如在6层板中，常采用“信号-地-信号-电源-地-信号”的结构，确保每个信号层都有相邻的参考平面，利用平板电容效应滤除高频噪声。
常见误区与制造检查
- 忽视可制造性（DFM）：
设计时未考虑工厂的工艺能力（如最小线宽、最小孔径），导致无法生产或成本激增。例如，常规工艺下元器件距离板边应≥2mm，以免在分板时被损坏。
- 设计规则检查（DRC）：
布线完成后，必须运行EDA软件的DRC功能，自动检查是否存在短路、断路、线距不足、过孔偏小等低级错误。
- 测试点预留：
为后续的电路调试和产线测试预留足够的测试点（Test Points），并确保这些点位容易被测试探针接触到。
