静电保护阵列 (ESD Array)

静电保护阵列 (ESD Array)

英文全称	ElectroStatic Discharge Protection Array
核心定义	专为高速数据接口设计的低电容、多通道瞬态电压抑制器件
核心性质	又称 TVS 阵列 (TVS Array)，本质是低电容 TVS 二极管的集成化封装
典型应用	USB 3.0/2.0, HDMI, DVI, 千兆以太网, RS-485, 手机及便携设备 I/O 端口

静电保护阵列（ElectroStatic Discharge Protection Array，简称 ESD Array），在行业内常被称为 TVS 阵列（TVS Array）或 ESD 静电二极管。它是一种专为保护高速数据传输 I/O 端口而设计的过压保护器件。

ESD Array 通常由一个或多个 TVS 二极管晶粒（Die）采用特定的电路布局集成在单颗封装内（如 SOT-23-6, DFN, QFN 等），形成具有特定通道数的保护器件。与传统的大功率 TVS 二极管相比，ESD Array 的核心优势在于其极低的寄生结电容（可低至 $0.2\mathrm{p}\mathrm{F}$ 级别），能够在提供 IEC 61000-4-2 标准静电防护的同时，不影响高速差分信号（如 USB 3.0, HDMI）的传输质量。

1. ESD Array 与 传统 TVS 的核心区别

虽然 ESD Array 本质上属于 TVS 家族，但在实际工程选型中，两者有着明确的分工：

• 传统 TVS 二极管：通常采用单颗或双颗大尺寸芯片，结电容较大（几十 pF 到 nF 级），主要侧重于吸收较大的浪涌能量（如雷击浪涌 IEC 61000-4-5）。常用于直流电源线（如 $12\mathrm{V}$, $24\mathrm{V}$ 供电）或低速通信线路的防护。
• ESD Array (TVS 阵列)：芯片面积较小，结电容极低（通常在 $0.2\mathrm{p}\mathrm{F}\sim 5\mathrm{p}\mathrm{F}$ 之间），侧重于纳秒级的静电放电（ESD）防护。其多通道集成设计非常适合高密度的 PCB 布局，广泛应用于高速数据接口。

2. 核心选型参数与数学约束

在查阅 ESD Array 的数据手册（Datasheet）时，需重点关注以下参数：

① 寄生结电容 ($C_{\mathrm{J}}$)

• 定义：器件在正常工作电压下的等效电容。
• 选型原则：这是高速信号线选型的首要指标。电容过大会导致信号衰减、上升沿变缓甚至眼图闭合。
  • 对于 USB 2.0、RS-485 等中低速信号，要求 $C_{\mathrm{J}}<3\mathrm{p}\mathrm{F}$。
  • 对于 HDMI 2.0、USB 3.0、千兆以太网等超高速信号，必须选用超低容器件，要求 $C_{\mathrm{J}}<0.5\mathrm{p}\mathrm{F}$。

② 工作电压 ($V_{\mathrm{R}\mathrm{W}\mathrm{M}}$)

• 定义：ESD Array 的最大连续直流工作电压（Reverse Stand-off Voltage）。
• 选型原则：必须满足 $V_{\mathrm{R}\mathrm{W}\mathrm{M}}\ge V_{\mathrm{s}\mathrm{i}\mathrm{g}\mathrm{n}\mathrm{a}\mathrm{l}\mathrm{\_}\mathrm{m}\mathrm{a}\mathrm{x}}$。例如保护 $3.3\mathrm{V}$ 的 HDMI 信号线，应选择 $V_{\mathrm{R}\mathrm{W}\mathrm{M}}$ 为 $3.3\mathrm{V}$ 或 $5\mathrm{V}$ 的型号，确保正常信号传输时器件处于高阻态。

③ 钳位电压 ($V_{\mathrm{C}}$)

• 定义：在遭遇静电脉冲（如 IEC 61000-4-2 标准下的接触放电）时，器件两端被限制住的最大残压。
• 选型原则：必须满足 $V_{\mathrm{C}}<V_{\mathrm{A}\mathrm{B}\mathrm{S}\mathrm{\_}\mathrm{M}\mathrm{A}\mathrm{X}}$（被保护 IC 的绝对最大耐压）。ESD Array 通常具有极快的响应速度（ps 级）和较低的钳位电压，能有效防止敏感芯片被击穿。

④ 封装与通道数

• 封装：为了适应便携式设备（如手机、PDA）的紧凑空间，ESD Array 常采用微型封装，如 DFN0201, SOD-882, SOT-523, WLP 等。
• 通道数：根据接口线数选择。例如 USB 2.0 需要 2 通道保护（D+, D-），VGA 接口可能需要 5 通道或更多。

3. 典型高速接口应用实例

应用接口	信号速率/特征	推荐结电容 ($C_{\mathrm{J}}$)	典型封装形式
USB 2.0	$480\mathrm{M}\mathrm{b}\mathrm{p}\mathrm{s}$ 差分信号	$<3\mathrm{p}\mathrm{F}$	SOT-23-6, DFN
USB 3.0 / 3.1	$5\mathrm{G}\mathrm{b}\mathrm{p}\mathrm{s}$ 超高速差分	$<0.5\mathrm{p}\mathrm{F}$	DFN1006, WLP
HDMI / DVI	高清视频差分信号	$<0.5\mathrm{p}\mathrm{F}$	SOT-23-6, DFN2510
RS-485 / CAN	工业总线，抗干扰要求高	$<30\mathrm{p}\mathrm{F}$	SOT-23, SOIC-8
SIM 卡 / SD 卡	低频控制与数据	$<10\mathrm{p}\mathrm{F}$	SOT-23-6, SOT-363

4. PCB 布局布线实战规范

为了确保 ESD Array 发挥最佳防护效果，PCB 设计时必须遵循以下规范：

• 靠近接口放置：ESD Array 应尽可能靠近连接器（Connector）放置，确保静电在进入 PCB 内部之前第一时间被泄放。
• 走线短而粗：连接连接器与 ESD Array 的走线应尽可能短，减少走线寄生电感（$L\cdot \frac{\mathrm{d}i}{\mathrm{d}t}$ 效应），避免感应出高压损坏后级电路。
• 对称布局：对于 USB、HDMI 等差分信号，ESD Array 的两个通道必须严格对称布局，以保持差分阻抗匹配，防止信号失真。
• 接地处理：ESD Array 的接地引脚（GND）应通过低阻抗路径直接连接到系统的参考地（如机壳地或数字地），必要时可增加接地过孔数量。

参见

• TVS 瞬态抑制二极管
• 静电放电 (ESD)
• IEC 61000-4-2 测试标准
• PCB布局布线规范