PCB布局布线规范

PCB 设计关键原则

核心目标	信号完整性 (SI) 与 电磁兼容 (EMC)
核心法则	最小环路面积、阻抗连续性、磁通抵消
安规考量	电气间隙与爬电距离
常用标准	IPC-2221, IPC-D-275

PCB 布局布线规范是一套用于指导印制电路板设计的工程准则，旨在确保电路在实现逻辑功能的同时，满足可靠性、安规及 EMC 标准。

布局原则 (Layout Strategy)

布局应遵循“功能分区、信号流向、重心平衡”的逻辑：

1. 分区处理 (Partitioning)：
   • 将敏感电路（模拟、传感器、复位电路）与干扰源（DC-DC 模块、高速时钟、电机驱动）物理隔离。
   • 将输入/输出接口（I/O）靠近板边放置，方便防护器件（TVS、共模电感）在干扰进入板内前将其泄放。
2. 热管理：功率器件（大功率电阻、MOS管）应均匀分布，远离电解电容等热敏感元件。
3. 时钟电路：晶振应靠近 IC 引脚，下方严禁走线，且应进行“包地”处理以降低辐射。

布线规范 (Routing Rules)

1. 最小环路面积 (Loop Area)

这是 EMC 设计的“黄金定律”。信号线与其回流路径（地线）所围成的面积越小，对外辐射越低，抗干扰能力越强。

2. 地平面与回流 (Return Path)

• 优先采用多层板设计，建立完整的参考平面（GND/VCC）。
• 严禁信号线跨越地平面裂缝（Moat）。跨分割走线会导致回流路径剧增，产生强烈的电磁辐射。

3. 差分对走线 (Differential Pairs)

• 保持等长、等宽、紧耦合。
• 避免在差分对中穿插过孔（Via），确保阻抗连续，防止模态转换产生共模噪声。

4. 3W 原则与 20H 原则

• 3W 原则：线中心间距不少于 3 倍线宽，以减少信号间的串扰（Crosstalk）。
• 20H 原则：电源平面应比地平面缩进 20 倍层间距，利用边缘效应抑制电磁边缘辐射。

安规与可靠性设计

在处理高低压混合的 PCB（如电源板）时，必须执行以下操作：

• 爬电距离与电气间隙：
  • 初次级之间根据 IEC 62368-1 要求留足距离。
  • 当间距不足时，必须采取开槽 (Slot) 工艺，槽宽需 $\ge 1mm$。
  • 考虑材料的 耐电痕指数 (CTI)，对于低 CTI 板材应适当加宽间距。

曾工整改实战经验

• 电荷泄放通道：在接口静电防护中，ESD 器件的接地引脚应通过短粗的走线直接连接到主地或金属外壳地，避免干扰在板内耦合。
• 磁环与电感的放置：电感下方不要走信号线，防止磁场直接感应到信号回路。
• 过孔控制：每一个过孔都会引入约 0.5pF 到 1pF 的寄生电容，对于高速信号（如 USB 3.0/HDMI），过孔数量必须严格控制，且应配对放置回流过孔（Stitching Via）。

当外壳地“不干净”时，核心思路是“不要让 ESD 电荷在板内乱跑”。

设计准则： 优先保证 ESD 器件到接口连接器（Connector）的外壳或就近地点的路径最短。如果外壳接地确实极差，建议将 ESD 能量引导至 PCB 的主地层，但必须保证主地层有足够的面积来吸收这些能量，并且通过布局（Layout）让泄放路径远离敏感的 CPU 和存储模块。

参见

• 电磁兼容设计准则
• 电气间隙与爬电距离
• 耐电痕指数 (CTI)
• TR CU 020/2011 (EMC)