查看“︁逻辑门”︁的源代码

{| class="wikitable" style="float: right; width: 320px; margin-left: 1em; font-size: 90%; border: 1px solid #a2a9b1;"
|+ style="font-weight: bold; font-size: 1.2em; padding: 5px;" | 逻辑门
|-
! style="background-color: #f2f2f2; width: 35%;" | 核心定义
| 数字逻辑电路的基本单元，实现二进制逻辑运算
|-
! style="background-color: #f2f2f2;" | 信号基础
| 高电平（逻辑1）与低电平（逻辑0）
|-
! style="background-color: #f2f2f2;" | 基本类型
| 与门、或门、非门
|-
! style="background-color: #f2f2f2;" | 物理实现
| CMOS（互补金属氧化物半导体）、TTL（晶体管-晶体管逻辑）
|}

'''逻辑门'''（Logic Gate）是构成现代计算机硬件和数字电路的最基础组件。它们如同构建数字世界的“原子”，通过简单的逻辑规则控制着电子信号的流动。逻辑门利用高电平和低电平（通常分别代表二进制的“1”和“0”）的组合，执行基本的逻辑运算，从而实现复杂的数字系统功能。

== 基本逻辑门类型与功能 ==

逻辑运算的基础是“与”、“或”、“非”三种关系。由这三种基本逻辑延伸，构成了数字电路中最常用的几种门电路：

* '''与门 (AND Gate)'''：
执行“与”运算。只有当所有输入端都为高电平（逻辑1）时，输出端才为高电平；只要有一个输入为低电平，输出即为低电平。就像一道双保险门锁，必须所有条件同时满足，事件才会发生。
* '''或门 (OR Gate)'''：
执行“或”运算。只要有一个或多个输入端为高电平，输出端就为高电平；只有当所有输入全为低电平时，输出才为低电平。
* '''非门 (NOT Gate)'''：
又称反相器，执行“非”运算。它只有一个输入端和一个输出端，输出状态总是与输入状态相反（输入为1则输出为0，输入为0则输出为1）。
* '''与非门 (NAND Gate)'''：
是“与门”和“非门”的组合。当所有输入为高电平时，输出为低电平；否则输出为高电平。
* '''或非门 (NOR Gate)'''：
是“或门”和“非门”的组合。当所有输入为低电平时，输出为高电平；否则输出为低电平。
* '''异或门 (XOR Gate)'''：
当两个输入端的电平状态不同时（一个为0，一个为1），输出为高电平；当输入状态相同时，输出为低电平。

== 逻辑门的物理实现技术 ==

逻辑门并非抽象的数学符号，它们在物理上是由晶体管、电阻等电子元件构成的。目前主流的集成电路实现技术主要有两种：

* '''CMOS (互补金属氧化物半导体)'''：
这是当前最主流的逻辑门实现技术。CMOS电路由PMOS和NMOS两种场效应管互补构成。其最大优点是静态功耗极低、抗干扰能力强、工作稳定性高。现代计算机处理器和超大规模集成电路几乎全部采用CMOS工艺。
* '''TTL (晶体管-晶体管逻辑)'''：
由双极结型晶体管（BJT）和电阻构成，具有速度较快的特点。在早期的数字系统中应用广泛，但由于功耗较大，正逐渐被CMOS电路取代。

== 通用逻辑门与功能完备性 ==

在逻辑门家族中，'''与非门 (NAND)''' 和 '''或非门 (NOR)''' 具有极其特殊的地位，它们被称为'''通用逻辑门'''。

'''功能完备性'''是指仅使用某一种逻辑门就能构建任何逻辑电路。理论上，仅使用与非门（或仅使用或非门），就可以组合实现“与”、“或”、“非”等所有基本逻辑运算，进而构建出任何复杂的数字系统（包括整个计算机的CPU）。这一特性使得芯片设计可以高度标准化，极大提升了制造效率。

== 从逻辑门到复杂计算机系统 ==

逻辑门通过不同层次的组合，构建出越来越复杂的计算机系统，体现了从“电的世界”到“计算的世界”的奇妙演变：

* '''组合逻辑电路'''：由基本逻辑门直接组合而成，其输出仅取决于当前的输入值（无记忆性），例如算术逻辑单元（ALU）、多路选择器、译码器等。
* '''时序逻辑电路'''：在组合逻辑的基础上引入了触发器等存储元件，使电路具有“记忆”功能，输出不仅取决于当前输入，还与过去的状态有关。这是构建寄存器、计数器和状态机的基础。
* '''功能模块与完整系统'''：数以亿计的逻辑门协同工作，最终构成了处理器（CPU）、存储器（Memory）等复杂模块，支撑起现代计算机从最简单的加法到最复杂的人工智能算法的所有功能。

== 常见误区与工程特性 ==

* '''无记忆性'''：纯粹的逻辑门（组合逻辑）没有反馈回路，输出永远只看“此刻”的输入，不依赖过去状态。
* '''传播延迟'''：电信号穿过逻辑门不是瞬时完成的，通常需要纳秒级别的时间。虽然单个门很快，但在超高速电路中，级联过多的门会累积延迟，影响整体运算速度。
* '''扇入与扇出限制'''：一个逻辑门的输入端数量（扇入）和它能驱动的后续电路数量（扇出）是有限的。如果超出限制，会导致信号衰减甚至逻辑失效。

== 参见 ==
* [[电路设计]]
* [[PCB电路板设计]]
* [[组合逻辑电路]]
* [[时序逻辑电路]]

[[Category:电路设计]]
[[Category:数字电路]]
[[Category:计算机硬件基础]]