查看“︁退耦电容”︁的源代码

<table style="float: right; width: 320px; background: #f9f9f9; border: 1px solid #a2a9b1; border-collapse: collapse; margin-left: 15px; margin-bottom: 10px; font-size: 90%; padding: 5px;">
<tr style="background: #eaecf0; text-align: center;"><th colspan="2" style="padding: 5px; font-size: 120%;">退耦电容</th></tr>
<tr><th style="padding: 5px; text-align: left; width: 100px;">核心功能</th><td style="padding: 5px;">局部能量储蓄、抑制高频噪声</td></tr>
<tr><th style="padding: 5px; text-align: left;">物理本质</th><td style="padding: 5px;">减小电源回路阻抗，提供瞬态电流</td></tr>
<tr><th style="padding: 5px; text-align: left;">关联技术</th><td style="padding: 5px;">[[电磁兼容]]、[[PCB 设计规范]]</td></tr>
</table>

'''退耦电容'''（Decoupling Capacitor）是电力电子与数字电路设计中不可或缺的被动元件。其核心作用是在高速开关电路（如 [[碳化硅 (SiC)]]、[[氮化镓 (GaN)]] 变流器或高速数字 IC）中，为负载提供瞬间的电流补偿，同时将高频噪声“旁路”至地，从而保持电源供电电压的稳定性。



== 核心工作原理 ==
在电力电子系统中，功率开关管进行频繁的开关动作，会导致负载电流出现瞬时大幅跳变。由于供电电源线存在不可忽视的寄生电感（Inductance），电源无法在瞬间响应负载的电流需求，从而产生电压纹波。

* '''能量局部化'''：退耦电容作为“局部储能池”，尽可能靠近 IC 电源引脚放置，提供瞬态电流，减小了电源回路的有效长度与电感。
* '''旁路高频噪声'''：由于电容随频率增加呈现容抗降低的特性，退耦电容可以将高频电磁骚扰引导回地平面，防止噪声在供电系统中扩散。

== 设计关键要点 ==
为了发挥退耦电容的最大效能，必须遵循严格的 [[PCB 设计规范]]：

1. '''极简回路面积'''：退耦电容必须尽可能靠近 IC 电源引脚放置。从引脚到电容再到地平面的环路面积越小，寄生电感越低，对高频干扰的抑制效果越显著。
2. '''容值组合策略'''：由于物理电容存在自谐振频率（SRF），单一电容无法覆盖所有频段。工程上通常采用多级并联组合：大容量电容（如铝电解或钽电容）处理低频纹波，小容量陶瓷电容（MLCC，如 0.1µF 或 0.01µF）处理高频噪声。
3. '''过孔优化'''：减少从电容引脚到电源平面/地平面的过孔数量和长度。在 PCB 设计中，每一毫米的走线和过孔都可能引入额外的寄生感抗，从而导致高频抗干扰能力下降。



== 在 EMC 整改中的意义 ==
在 [[广州为电技术有限公司]] 的 EMC 整改实践中，不当的退耦设计是导致传导干扰超标和芯片误动作的常见原因。通过在电路关键点增加高频退耦电容，往往能以极低的成本解决复杂的 EMI 难题。

== 参阅 ==
* [[电磁兼容]]
* [[PCB 设计规范]]
* [[广州为电技术有限公司]]
* [[实验室]]

[[Category:工程科学]]
[[Category:电磁兼容]]
[[Category:电路设计]]