查看“︁磁珠选型指南”︁的源代码

{| class="wikitable" style="float: right; width: 330px; margin-left: 1em; font-size: 90%; border: 1px solid #a2a9b1;"
|+ style="font-weight: bold; font-size: 1.2em; padding: 5px;" | 滤波器基本分类
|-
! style="background-color: #f2f2f2; width: 35%;" | 低通 (LPF)
| 允许低频，抑制高频（EMC 最常用）
|-
! style="background-color: #f2f2f2;" | 高通 (HPF)
| 允许高频，抑制低频
|-
! style="background-color: #f2f2f2;" | 带通 (BPF)
| 仅允许特定频段通过
|-
! style="background-color: #f2f2f2;" | 带阻 (BEF)
| 抑制特定频段（陷波器）
|}

'''滤波电路设计'''是电磁兼容工程中的三大技术支柱（滤波、屏蔽、接地）之一。对于电源线和信号线，滤波电路能够有效阻止干扰进入设备，同时也防止设备内部产生的噪声向外发射。

== 1. 电源线滤波器设计 (EMI Filter) ==
标准的交流电源接口滤波器（AC Line Filter）主要用于抑制共模（CM）和差模（DM）噪声。

=== 核心组件说明 ===
*   '''共模电感 (CM Choke)'''：
** 原理：利用两组绕向相反的线圈，对共模信号呈现高感抗，对差模电流呈现低感抗。
** 作用：抑制由于对地电位差引起的共模噪声。
*   '''X 电容 (Across-the-line Capacitor)'''：
** 跨接在 L-N 之间，用于滤除差模噪声。通常选择 X1 或 X2 等级。
*   '''Y 电容 (Line-to-ground Capacitor)'''：
** 跨接在 L-G 或 N-G 之间。由于涉及漏电流安全要求，容量通常较小（如 2.2nF - 4.7nF）。
** 作用：为共模电流提供回流路径。

== 2. 阻抗匹配准则 (Impedance Mismatch Rule) ==

滤波器的性能高度依赖于源阻抗（Source）和负载阻抗（Load）的性质。为了获得最大的插入损耗，应遵循以下原则：
*   '''高阻抗源/负载'''：串联感性元件（电感、磁珠）。
*   '''低阻抗源/负载'''：并联容性元件（电容）。
*   '''原则'''：使滤波器与连接端的阻抗尽可能失配。

== 3. 信号线滤波策略 ==

对于低速信号和高速信号，滤波策略有显著差异：
*   '''低速控制线'''：可直接使用 RC 滤波器或较大的磁珠。
*   '''高速信号线 (USB/HDMI/DDR)'''：
** 必须保持阻抗匹配，通常使用专门的共模滤波器（Common Mode Filter, CMF）。
** 电容值必须极小，以防信号完整性（SI）受损。
*   '''磁珠 (Ferrite Bead)'''：
** 在高频时表现为电阻性，将干扰能量转化为热能。
** 选择磁珠时，应重点关注其阻抗曲线，使其峰值覆盖干扰频率。

== 4. 滤波电路的 PCB 布局规范 ==

滤波器的性能往往受制于 PCB 的安装方式，而非元件本身。
*   '''分区隔离'''：滤波器的输入端（脏区）和输出端（净区）严禁靠近或交叉，防止噪声跨过滤波器耦合。
*   '''最短路径'''：滤波电容的引线应尽可能短，尤其是接地引脚，必须直接连接到完整地平面。
*   '''金属外壳接地'''：对于 AC 插座滤波器，其金属壳体应与金属底盘保持 360° 全电连接。

== 5. 实战整改 Checklist ==

# '''CE 测试超标 (150kHz - 5MHz)'''：检查差模滤波，增大 X 电容或差模电感。
# '''CE 测试超标 (5MHz - 30MHz)'''：检查共模滤波，优化 Y 电容位置或共模电感选型。
# '''RE 测试超标 (30MHz - 200MHz)'''：在接口处加强磁珠应用或增加共模扼流圈。
# '''静电/浪涌失效'''：在滤波器前端增加 TVS 或压敏电阻。

== 参见 ==
* [[电磁兼容设计准则]]
* [[共模电感选型指南]]
* [[PCB布局布线规范]]
* [[TR CU 020/2011 (EMC)]]

[[Category:电磁兼容]]
[[Category:硬件设计]]