查看“︁电磁兼容设计准则”︁的源代码

{| class="wikitable" style="float: right; width: 330px; margin-left: 1em; font-size: 90%; border: 1px solid #a2a9b1;"
|+ style="font-weight: bold; font-size: 1.2em; padding: 5px;" | EMC 设计三要素
|-
! style="background-color: #f2f2f2; width: 35%;" | 干扰源
| 产生电磁能量的元件或电路（如开关管、时钟）
|-
! style="background-color: #f2f2f2;" | 耦合路径
| 能量传输的通道（如电缆、空间电磁场）
|-
! style="background-color: #f2f2f2;" | 敏感设备
| 受干扰影响的设备（如传感器、微控制器）
|}

'''电磁兼容设计准则'''是一套旨在通过工程手段，使电子设备在共同的电磁环境中能正常工作且互不干扰的技术规范。EMC 设计的核心在于“分而治之”，即在原理图设计、[[PCB布局布线规范|PCB 布局]]、结构屏蔽及滤波电路四个层面进行系统化控制。

== 1. 核心设计原则：分层防御 ==

一个完整的 EMC 设计应遵循以下层级的防御逻辑：
# '''抑制源头 (Suppression)'''：降低干扰源的 $dV/dt$ 和 $dI/dt$。
# '''切断路径 (Coupling Path)'''：通过滤波、隔离、屏蔽阻断能量传递。
# '''保护受体 (Immunity)'''：提高敏感电路的抗干扰能力。

== 2. PCB 级设计准则 ==

PCB 是 EMC 设计的主战场，其核心是控制'''信号环路面积'''。

*   '''分层策略'''：
** 优先选择多层板（4层及以上），确保每个信号层都有紧邻的参考平面。
** 电源层与地层应紧邻，以增加层间电容。
*   '''布局原则'''：
** '''分区布局'''：根据信号频率和功能将数字电路、模拟电路、功率电路进行分区，防止串扰。
** '''关键元件放置'''：晶振、转换器等干扰源应远离 I/O 接口和敏感的模拟信号。
*   '''布线准则'''：
** '''3W 原则'''：走线间距应大于走线宽度的 3 倍，以减少串扰。
** '''避免孤岛'''：地平面应保持完整，严禁在信号走线下方出现地平面割裂。

== 3. 滤波与防护设计 ==

滤波是解决传导干扰（CE）和提升抗扰度（EMS）的关键。

*   '''电源滤波'''：在电源入口处设置 EMI 滤波器（共模电感、X电容、Y电容）。
*   '''接口滤波'''：所有对外电缆（如 USB、HDMI、网口）必须在连接器根部进行滤波处理。
*   '''瞬态防护'''：在敏感输入端加装 TVS 管、压敏电阻或气体放电管，以应对 [[静电放电 (ESD)]] 和 [[浪涌测试标准|浪涌 (Surge)]]。

== 4. 屏蔽与接地设计 ==

*   '''结构屏蔽'''：
** 金属外壳应保持导电连续性，缝隙处使用导电衬垫。
** 屏蔽罩不应有超过 $\lambda/20$ 的缝隙，防止电磁泄露。
*   '''接地准则'''：
** '''单点接地'''：适用于低频电路（<1MHz）。
** '''多点接地'''：适用于高频电路（>10MHz），利用平面降低接地阻抗。
** '''数字地与模拟地'''：在系统级建议采用统一平面，但进行物理分区。

== 5. 全生命周期 EMC 设计 (Shift-Left) ==

现代工程提倡将 EMC 设计前移：
*   '''原理图阶段'''：预留滤波元件位置（如电阻、磁珠的 0 $\Omega$ 占位），宁多勿少。
*   '''PCB 仿真'''：利用 SI/PI 仿真工具提前发现反射和电压跌落问题。
*   '''预测试'''：在正式认证前进行实验室摸底，降低后期返工成本。

== 参见 ==
* [[PCB布局布线规范]]
* [[滤波电路设计指南]]
* [[接地技术规范]]
* [[TR CU 020/2011 (EMC)]]

[[Category:电磁兼容]]
[[Category:硬件设计]]