查看“︁去耦电容”︁的源代码

{| class="wikitable" style="float:right; width:320px; margin-left:1em;"
|+ style="font-weight:bold; font-size:1.2em;" | 技术词条：去耦电容
|-
! 英文名称
| Decoupling Capacitor
|-
! 核心定义
| 用于抑制电源噪声、满足瞬态电流需求的储能元件，是电源分配网络（PDN）的核心组件
|-
! 核心作用
| 提供局部直流电源、滤除高频噪声、降低电源网络阻抗
|-
! 关键参数
| 电容值、自谐振频率（SRF）、等效串联电感（ESL）、等效串联电阻（ESR）
|-
! 根本目标
| 防止电压塌陷与地弹，阻断噪声在电路模块间的耦合，提升系统EMC性能
|}

== 概述 ==
'''去耦电容'''（Decoupling Capacitor），在电子工程中常被视为芯片电源引脚旁的“微型蓄水池”。它的核心作用是为有源器件（如CPU、MCU、FPGA等）提供一个局部的、稳定的直流电源，以满足器件在高速开关瞬间产生的剧烈电流变化需求。

在高频数字电路中，当芯片内部数以亿计的晶体管在纳秒级时间内同时翻转时，会瞬间向电源索要巨大的电流脉冲。由于PCB走线存在寄生电感，远端的电源无法及时响应，这会导致芯片管脚处的电压瞬间被拉低（即“电源塌陷”）。去耦电容通过就近快速释放储存的电荷，填补这一瞬态电流缺口，从而维持电压稳定，并阻断开关噪声通过电源轨向其他电路模块传播（即“去耦”）。

== 核心原理与选型体系 ==
去耦电容的效能并非仅由容值决定，其实际性能深受自身寄生参数（ESL和ESR）的影响。真实的电容可以看作一个RLC串联模型，存在一个'''自谐振频率'''（SRF）。在SRF以下，电容呈容性，起滤波作用；在SRF以上，电容呈感性，完全失去去耦效果。因此，去耦电容的选型与搭配需遵循以下原则：

{| class="wikitable" style="width:100%"
! 电容类型 !! 典型容值与封装 !! 核心作用与频段覆盖
|-
| '''高频去耦电容''' || 0.1μF (100nF) / 0402或0201封装 || 负责滤除10MHz至数百MHz的高频开关噪声。小封装（如0402）具有极低的ESL，自谐振频率高，能应对芯片极速的电流跳变。
|-
| '''中低频储能电容''' || 1μF - 10μF / 0603或0805封装 || 负责应对几十KHz到几MHz的低频电源波动。作为“大水缸”，为芯片提供持续的电荷补充，抑制电源纹波。
|-
| '''低频 bulk 电容''' || 10μF - 100μF / 钽电容或电解电容 || 负责抑制1MHz以下的低频纹波，通常放置在电源入口处或大功率芯片附近，作为整个板卡的能量缓冲池。
|}

在实际设计中，通常采用“多容值组合”策略（如 10μF + 0.1μF + 0.01μF 并联），利用不同电容的自谐振频率互补，在极宽的频率范围内实现电源分配网络（PDN）的低阻抗特性。

== 布局布线与工艺规范 ==
去耦电容的物理布局直接决定了其寄生电感的大小，进而影响高频去耦效果。在PCB设计中，必须遵循以下“铁律”：

* '''就近原则'''：高频去耦电容（如0.1μF）必须紧贴芯片的电源（VCC）引脚放置，理想距离应控制在2mm以内。距离每增加1mm，寄生电感约增加1nH，会显著削弱其对高频噪声的抑制能力。
* '''最小回路原则'''：电容的电源端和接地端走线应尽可能短而宽。电流流向必须是“电源线 → 电容焊盘 → 芯片引脚”，严禁走成“盲肠”状（即先连芯片再连电容）。
* '''低阻抗接地'''：电容的接地端应通过多个过孔（双过孔并联）直接连接到完整的地平面（GND Plane），以最大限度降低接地回路的电感。

== 典型应用：家电行业的去耦设计 ==
在家用电器制造领域，去耦电容是保障智能家电稳定运行的“隐形卫士”：

* '''主控芯片的稳定供电'''：变频空调、智能洗衣机的MCU在驱动电机或处理复杂算法时，会产生纳秒级的电流尖峰。在MCU的每个电源引脚旁配置标准的“10μF + 0.1μF”去耦网络，能有效防止因电压跌落导致的芯片死机或复位。
* '''射频模块的噪声隔离'''：带有Wi-Fi或蓝牙模块的智能家电，其射频电路对电源噪声极其敏感。通过在射频电源引脚处布置高频特性优异的C0G/NP0材质电容，可以滤除数字电路耦合过来的高频共模噪声，确保无线通信链路的稳定性。
* '''功率驱动电路的抗干扰'''：在电磁炉、变频空调的IPM（智能功率模块）驱动电路中，去耦电容能吸收功率器件开关瞬间产生的高频尖峰电压，防止这些噪声通过电源线反向串扰至低压控制电路，引发逻辑误判。

== EMC设计与整改中的去耦电容应用 ==
在电磁兼容（EMC）领域，去耦电容是解决传导骚扰（CE）和辐射骚扰（RE）超标问题的核心整改器件。PDN本质上是一个巨大的环路天线，去耦电容的设计优劣直接决定了EMI水平：

* '''降低PDN阻抗抑制辐射骚扰（RE）'''：电源分配网络（PDN）是电路板上面积最大的导体。在EMC设计阶段，通过科学搭配去耦电容，确保PDN在全频段（如0.1MHz-1GHz）的阻抗低于目标阻抗（Target Impedance），可以有效抑制电源轨上的高频谐振峰，减少共模噪声的产生，从而大幅降低整机的辐射骚扰电平。
* '''构建低阻抗路径解决传导骚扰（CE）'''：针对开关电源产生的传导骚扰超标问题，在EMC整改中，常在电源入口处或噪声源（如DC-DC芯片）附近增加低ESR的陶瓷电容。这能为高频噪声提供一条就近泄放至地的低阻抗路径，阻止其沿电源线传导至电网或干扰其他设备。
* '''优化电容材质与封装提升高频性能'''：当遇到百MHz以上的高频辐射超标时，常规X7R材质的电容可能因寄生电感过大而失效。此时在整改中，常将其替换为高频特性更好、ESL更低的C0G材质电容，或采用0201等更小封装的电容，甚至多颗电容并联以降低整体ESL，从而精准打击高频噪声频点。
* '''防止地弹与同步切换噪声（SSN）'''：高速数字电路的同步翻转会产生巨大的地弹噪声。通过在芯片电源与地之间紧密布置去耦电容，可以缩短瞬态电流的回流路径，减小环路面积，从根本上抑制地弹引发的电磁辐射和信号完整性问题。

== 参见 ==
* [[电源完整性]]
* [[电磁兼容]]
* [[印制电路板]]
* [[信号完整性]]
* [[家用电器]]

[[Category:电子技术]]
[[Category:电磁兼容]]
[[Category:家用电器]]