查看“︁信号完整性”︁的源代码

{| class="wikitable" style="float: right; width: 320px; margin-left: 1em; font-size: 90%; border: 1px solid #a2a9b1;"
|+ style="font-weight: bold; font-size: 1.2em; padding: 5px;" | 信号完整性
|-
! style="background-color: #f2f2f2; width: 30%;" | 外文名
| Signal Integrity
|-
! style="background-color: #f2f2f2;" | 缩写
| SI
|-
! style="background-color: #f2f2f2;" | 核心目标
| 保证波形不畸变、逻辑可识别
|-
! style="background-color: #f2f2f2;" | 评估工具
| 示波器、眼图、TDR、仿真软件
|-
! style="background-color: #f2f2f2;" | 关键挑战
| 反射、串扰、损耗、时滞
|}

'''信号完整性'''（Signal Integrity，简称 '''SI'''）是指信号在通过传输路径后，仍能保持其原始质量和逻辑特性的能力。在高速数字电路设计中，SI 研究的是互连线如何与驱动器、负载相互作用，并影响信号波形。

随着开关速度（上升沿）的加快，PCB 走线不再是简单的导线，而是必须作为传输线来处理。

== 常见的信号完整性问题 ==

=== 1. 反射 (Reflection) ===
当信号遇到阻抗不连续点（如过孔、连接器或不匹配的终端）时，部分能量会沿路径向源端返回。
* '''表现：''' 过冲、下冲、振铃。
* '''解决：''' [[阻抗]]匹配、端接技术。

=== 2. 串扰 (Crosstalk) ===
两条相邻走线之间的电磁场耦合。
* '''容性耦合：''' 电场引起。
* '''感性耦合：''' 磁场引起。
* '''解决：''' 增加间距（3W 原则）、紧耦合差分对、包地处理。

=== 3. 损耗 (Loss) ===
随着频率升高，信号能量被电介质和导体吸收。
* '''趋肤效应：''' 高频电流集中在导体表面。
* '''介质损耗：''' PCB 板材（如 FR4）在交变电场下的发热。

=== 4. 轨道塌陷 (Rail Collapse) ===
大功率芯片瞬时切换电流引起的电源噪声，属于电源完整性（PI）范畴，但会直接导致 SI 问题。

== SI 与 EMC 的关系 ==

在电磁兼容（EMC）工程中，SI 是辐射和传导骚扰的诱因之一：
* '''差模辐射：''' SI 中的反射和过冲会导致电流波形畸变，在频域激起更高频率的谐波，增加辐射发射风险。
* '''共模转换：''' 差分对之间的相位偏移（Skew）或不对称走线（SI 问题）会将差分信号转化为共模噪声，这是电缆辐射的主要来源。

== 关键分析技术 ==

* '''眼图 (Eye Diagram)：''' 通过对大量比特流波形的重叠显示，评估信号的噪声容限、抖动（Jitter）和定时余量。眼图的“眼睛”张得越开，说明信号完整性越好。
* '''时域反射计 (TDR)：''' 用于测量传输路径上每一厘米的特征阻抗，精准定位过孔或连接器引起的阻抗阶跃。
* '''IBIS 模型：''' 用于电路级仿真，描述输入/输出缓冲器的电气特性。

== 设计准则 ==

# '''严格阻抗控制：''' 确保信号路径（包括过孔和焊盘）的特征阻抗 <math>Z_0</math> 恒定。
# '''回路面积最小化：''' 确保信号有紧邻的参考平面（地或电源层），减小回路电感。
# '''拓扑优化：''' 根据时钟频率选择合适的布线拓扑（点对点、菊花链、T 型）。

== 参见 ==
* [[时域]]
* [[频域]]
* [[阻抗]]
* [[电磁兼容]]
* [[S参数]]

[[Category:信号处理]]
[[Category:电子工程]]