查看“︁等效串联电感”︁的源代码

{| class="wikitable" style="float:right; width:320px; margin-left:1em;"
|+ style="font-weight:bold; font-size:1.2em;" | 技术词条：等效串联电感
|-
! 英文名称
| Equivalent Series Inductance (ESL)
|-
! 核心定义
| 电容器内部固有的寄生电感，由引脚和极板结构产生，与电容、ESR共同构成实际电容的RLC模型
|-
! 物理构成
| 引脚电感 + 极板结构电感
|-
! 关键影响
| 决定电容的自谐振频率（SRF），限制其高频滤波与去耦效能
|-
! 根本目标
| 在高频电路设计中，通过选型与布局将ESL降至最低，确保电源与信号的完整性
|}

== 概述 ==
'''等效串联电感'''（ESL）是表征电容器高频性能的核心寄生参数。在理想模型中，电容是纯粹的储能元件；但在现实的高频世界里，任何实际电容器都会因其物理结构而表现出电感特性。

这个寄生电感与等效串联电阻（ESR）一起，构成了电容器的非理想阻抗成分。ESL的存在，使得电容器在超过其自谐振频率（SRF）后，阻抗不降反升，从一个“滤波元件”异化为“电感元件”，完全丧失去耦能力。在高速数字电路、开关电源和射频系统中，ESL已成为与容值、耐压同等重要的选型指标。

== 物理构成与核心公式 ==
ESL并非凭空产生，它源于电容器的物理结构，主要由两部分串联而成：

* '''引脚/焊盘电感'''：电容器的外部引脚或表面贴装（SMD）的焊盘和走线产生的电感。
* '''极板结构电感'''：电容器内部金属极板的布局和电流路径产生的电感。早期的卷绕式电容因线圈效应，ESL普遍较高。

在电路分析中，一个实际电容的阻抗（Z）由容抗、感抗和ESR共同决定，其复阻抗表达式为：
'''Z(f) = ESR + j(2πf·ESL - 1/(2πf·C))'''

其中，ESL带来的感抗（X_L = 2πf·ESL）是影响高频性能的关键。当感抗与容抗相等时，电容达到自谐振状态，此时的频率即为自谐振频率（SRF），计算公式如下：
'''SRF = 1 / (2π√(ESL × C))'''

* '''SRF以下'''：电容呈容性，阻抗随频率升高而减小，发挥滤波作用。
* '''SRF以上'''：电容呈感性，阻抗随频率升高而增大，滤波失效。

== 对电路性能的影响 ==
ESL是高频电路设计中的“隐形杀手”，其负面影响主要体现在以下几个方面：

{| class="wikitable" style="width:100%"
! 影响维度 !! 具体表现 !! 工程后果
|-
| '''高频滤波失效''' || 超过SRF后，电容阻抗急剧升高，无法为高频噪声提供低阻抗通路。 || 电源上的高频纹波和开关噪声无法被有效滤除，导致系统EMI超标。
|-
| '''电源完整性（PI）恶化''' || 面对芯片快速的瞬态电流（di/dt），ESL会产生感应电压（V_noise = L·di/dt）。 || 在电源网络上产生严重的电压尖峰和跌落，可能导致芯片工作异常或复位。
|-
| '''信号完整性（SI）受损''' || 在高速信号路径中，ESL会破坏信号的边沿，引起振铃和过冲。 || 增加误码率，限制数据传输速率，甚至导致通信链路失败。
|-
| '''电路稳定性风险''' || ESL可能与电路中的其他电容或电感形成意外的串联或并联谐振。 || 在特定频点放大噪声，引发系统振荡，严重影响可靠性。
|}

== 典型应用与选型指南 ==
在硬件设计和BOM选型时，必须根据应用场景对ESL提出严格要求：

* '''高频去耦/旁路'''：这是ESL影响最显著的领域。必须选用低ESL电容，并确保其SRF高于目标噪声频率。例如，为CPU内核供电的去耦网络，常采用多个小封装（如0402、0201）的MLCC并联，以覆盖从MHz到GHz的宽频带噪声。
* '''开关电源（SMPS）'''：在第三代半导体（如SiC、GaN）应用中，开关频率极高，对输出滤波电容的ESL提出了纳亨（nH）甚至皮亨（pH）级的严苛要求，以减小开关损耗和电压尖峰。
* '''射频（RF）匹配网络'''：在射频电路中，电容的寄生参数会直接影响阻抗匹配的精度。必须选用高频特性稳定、ESL极低的专用射频电容（如NP0/C0G材质）。

不同封装和类型的电容，其ESL差异巨大：

{| class="wikitable" style="width:100%"
! 电容类型/封装 !! 典型ESL值 !! 特点
|-
| 直插式电解电容 || 3 ~ 15 nH || 引脚长，ESL最大，仅适用于低频滤波。
|-
| 贴片式 (1206) || ~ 1 nH || 封装较大，ESL相对较高。
|-
| 贴片式 (0402) MLCC || 0.2 ~ 0.8 nH || 封装小，内部结构优化，ESL极低，是高频去耦首选。
|}

== 硬件设计与EMC整改实战 ==
在PCB设计和EMC整改中，降低ESL是永恒的主题。以下是几个核心实战技巧：

* '''优选小封装与低ESL型号'''：在空间允许的情况下，优先选择0402、0201等小封装MLCC。对于关键应用，可选用LW（长宽）反转型封装（如0612）或三端子电容，通过缩短电流路径来进一步降低ESL。
* '''缩短回流路径'''：ESL不仅来自电容本身，PCB走线和过孔贡献更大。去耦电容必须**紧靠芯片电源引脚**放置，并使用短而宽的走线连接。
* '''多过孔并联接地'''：电容的接地过孔（Via）是回路电感的主要来源之一。采用“双过孔”或“多过孔”并联的方式接地，可以有效减小接地电感。
* '''利用电源/地层平面'''：在多层PCB设计中，相邻的电源层和地层本身会形成一个寄生电容，其ESL极低。合理利用这一特性，可以为超高频噪声提供最佳的滤波路径。

== 参见 ==
* [[电容]]
* [[等效串联电阻]]
* [[自谐振频率]]
* [[电源完整性]]
* [[电磁兼容]]

[[Category:电子技术]]
[[Category:被动元件]]
[[Category:信号完整性]]